DDR5 即第五代 DDR(雙倍資料速率)同步動態隨機存取記憶體，又名 DDR5 SDRAM。DDR5 於 2017 年由業界標準機構 JEDEC (前身為聯合電子裝置工程委員會) 所制定，並在包括 Kingston在內的記憶體、半導體和晶片組領導品牌投入下，共同為未來十年的電腦領域設計出具備更高效能、更低功耗及更強大資料完整性的全新規格。DDR5 於 2021 年首次亮相。
DDR5 一開始的傳輸速率為 4800MT/s{{Footnote.A65242}}，而 DDR4 最快的傳輸速率為 3200MT/s。這表示在頻寬方面，速率增加了 50%。隨著電腦平台的發布，DDR5 已規劃將標準速度提升至 8800MT/s，甚至可能更高。
1.1V 工作電壓下的DDR5 比起 1.2V 工作電壓下的 DDR4 等效組件減少約 20% 功耗。這能延長筆記型電腦的電池壽命，針對全天候工作的企業伺服器也具備顯著優勢。
DDR5 模組具備內建電源管理晶片 (PMIC)，可協助調配記憶體模組各組件 (DRAM、暫存器、SPD 集線器等) 所需的電源。針對伺服器級模組，PMIC 使用 12V 工作電壓；針對 PC 級模組，PMIC 則使用 5V 工作電壓。此設計可達到比前幾代更佳的功率分配，可提升訊號完整性，並降低噪音。
DDR5 採用一種新設計，將串列存在檢測 (SPD) EEPROM 與其他集線器功能整合在一起，管理對外部控制器的存取，並將內部匯流排上的記憶體負載與外部分離。
DDR5 將記憶體模組分成兩個獨立的 32 位元可定址子通道，以提高效率並降低記憶體控制器的資料存取延遲。DDR5 模組的資料頻寬仍為 64 位元，但將其分成兩個 32 位元可定址子通道，以提高整體效能。針對伺服器級記憶體 (RDIMM)，每個子通道增加 8 位元以支援修正錯誤記憶體 (ECC)，故每個子通道共 40 位元，或每 RANK 80 位元。雙 RANK 模組則具有四個 32 位元子通道。
模組中央的凹槽就像是一把鑰匙，與 DDR5 插槽對齊，避免安裝到 DDR4、DDR3 或其他不支援的模組類型。與 DDR4 不同，DDR5 模組腳位會因模組類型而異：UDIMM 與 RDIMM
On-Die ECC (錯誤更正碼) 是一項新功能，可校正 DRAM 晶片內的位元錯誤。由於 DRAM 晶片藉由縮小晶圓的微影製程技術來增加密度，可能會增加資料錯誤的可能性。On-Die ECC 可藉由校正晶片內錯誤、提高可靠性和降低缺陷率來降低這種風險。此技術無法校正晶片外部錯誤，或是發生在模組與 CPU 內記憶體控制器之間匯流排上的錯誤。而支援 ECC 的伺服器和工作站處理器可即時校正單個位元或多個位錯誤的程式碼。必須額外配置 DRAM 位元才能進行糾正，ECC 類模組類型都具有此特色，例如 ECC Unbuffered、Registered 以及 Load Reduced。
伺服器級 DDR5 RDIMM 在模組末端增加溫度感測器，以監控 DIMM 整體的散熱狀況。比起DDR4 應對高溫問題的動態熱能管理機制，這能更精確地控制系統冷卻狀況。
DDR5 的 BANK 數量從 16 倍增到 32。這能讓您同時打開更多頁面，提高工作效率。最小突發長度也從 DDR4 的 8 倍增到 16。這會提高資料匯流排效率，在匯流排上傳輸雙倍資料量，進而降低存取同一快取資料線的讀取/寫入次數。
DDR5 新增一個名為「SAME BANK Refresh」的功能，可在存取每組 BANK 時只更新一個 BANK，而非所有 BANK。與 DDR4 相比，此功能讓 DDR5 進一步提高效能與效率。
DDR5 運用決策回饋等化器 (DFE) 在模組上提供高頻寬所需的穩定、可靠的訊號完整性。
雖然 DDR5 記憶體模組外觀本身看起來與 DDR4 很相似，但有一些重大變革導致其與舊系統不相容。改變腳位 (中間的凹口) 的位置，以避免被安裝到不相容的插槽中。
經完整測試和認證，使用者可以安心地在喜愛的主機板上進行組裝和升級。
| 資料速率 (速度以 MT/s 為單位){{Footnote.A65242}} | 3600、4000、4400、4800、5200、5600、6000、6400、6800、7200、7600、8000、8400、8800 |
| 單片 DRAM 密度 (Gbit) | 8Gb、16Gb、24Gb、32Gb、48Gb、64Gb |
| 封裝類型和 Ballout (x4, x8 / x16) | BGA、3DS TSV (78、82/102) |
| 介面 | |
|---|---|
| 工作電壓 (VDD / VDDQ / VPP) | 1.1 / 1.1 / 1.8 V |
| 內部 VREF | VREFDQ、VREFCA、VREFCS |
| 指令/位址 | POD (偽開放汲極) |
| 等化器 | DFE (決策回饋等化器) |
| 突發長度 | BL16 / BC8 / BL32 (可選) |
| 核心架構 | |
| BANK 數量 | 32 BANK (8 BG) 8 BG x 4 BANK (16-64Gb x4/x8) 8 BG x 2 BANK (8Gb x4/x8) 16 BANK (4 BG) 4 BG x 4 BANK (16-64Gb x16) 4 BG x 2 BANK (8Gb x16) |
| Page Size (x4 / x8 / x16) | 1KB / 1KB / 2KB |
| 預取 | 16n |
| DCA (占空比調節器) | DQS 和 DQ |
| 內部 DQS 延遲監控 | DQS 間隔振盪器 |
| ODECC (On-die ECC) | 128b+8b SEC 錯誤檢查和清理 |
| CRC (循環冗餘校驗) | 讀取/寫入 |
| ODT (On-die 終端架構) | DQ、DQS、DM、CA 匯流排 |
| MIR (「鏡像」腳位) | 支援 |
| 匯流排反轉 | 指令/位址反轉 (CAI) |
| CA 調訓、CS 調訓 | CA 調訓、CS 調訓 |
| 寫入均衡調訓模式 | 改善 |
| 讀取調訓模式 | 使用者定義串列、時脈和 LFSR 生成調訓模式的專用 MR |
| 模組暫存器 | 高達 256 x 8 bit |
| 預充指令 | 所有 BANK、每個 BANK 和相同 BANK |
| 更新指令 | 所有 BANK 和相同 BANK |
| 回路模式 | 支援 |
Kingston 和頂級主機板製造商正在全面啟動 DDR5 的極致效能。
什麼是 RAM disk？它如何提升電腦效能？
透過這些常見問答來了解非二進制記憶體。
不同於 MHz，MT/s 可以準確衡量 DDR SDRAM 在傳輸資料時每個時脈週期的上升與下降期。
